В этой статье – пять уроков Verilog – языка описания цифровых схем. Этот язык используется для проектирования логики программируемых микросхем ПЛИС(FPGA или CPLD) а так же для разработки заказных микросхем (ASIC).
Причина написания статьи - информации на русском языке о Verilog не так уж и много, в основном все на английском . Вот, например, сведений о другом языке описания аппаратуры,VHDL, гораздо больше.
Желательно, что бы читатель был подготовлен. Вы должны иметь хотя бы общее представление о традиционных языках программирования типа C или Паскаль. И конечно, если вы знакомы со схемотехникой, то это большой плюс.
Основа для написания этой статьи – уроки Verilog от Tim Miller, взятые с http://opengraphics.org. Тем не менее, эта статья не просто перевод с английского на русский. Я добавил один урок, другие отредактировал, переработал и дополнил, а так же вставил некоторые иллюстрации в виде схем и временных диаграмм. | Раздел: Verilog/VHDL
Изображения страниц
Автор: Николай К [www]
Издательство: - |
Русский![[Не подделка]](http://old-dos.ru/img/nofake.png){kind=small}
